การทดสอบ

ชุด	ไฟล์	ตรวจอะไร	ผล
FluffSilo	examples/FluffSilo/tests/sequence.txt	checklist หน้างาน 12 ข้อ: E-Stop, Auto Start/Stop, delay, Pattern, fault, HMI command, analog, clamp	65/65
FeatureTest	examples/FeatureTest/tests/features.txt	CASE WHILE REPEAT FOR BY EXIT CONTINUE String UDT array 2D array FC output/InOut CTU TP IEC_TIMER MUX SHL ROL slice Time overflow	44/44
ErrorTest	examples/ErrorTest/errors.scl	narrowing, range, unknown, index, condition type, Time, unknown FC, missing ;, EXIT, SHL real	10/10
CPU rules	FeatureTest --cpu S7-300 / S7-1200	LReal/LTime/slice ถูกปฏิเสธตาม CPU	ผ่าน
Round trip	grid → source ทุก block แล้ว compile + test	declgen ไม่ทำให้ความหมายเปลี่ยน	65/65
GUI	ภาพหน้าจอจากการทดสอบด้วยเมาส์/คีย์บอร์ด	tree, editor, views, find decl, drag & drop, recent	ผ่าน (manual)

ภาษา script (sclc --sim image.svpl --script file.txt)

คำสั่ง	ความหมาย
cycle-ms 10	เวลาจำลองต่อ cycle
set <path> <value>	เขียน tag หรือ "DB".path
link <input> <output>	input = output ทุก cycle (จำลอง feedback)
run 7s | run 500ms | run 3 cycles	รัน
expect <path> <value>	PASS / FAIL
print <path>	แสดงค่า
echo text	ข้อความ

วิธีเพิ่ม test

1. สร้างโปรเจกต์ใน examples/<ชื่อ> (หรือใช้ sclc --import)
2. เขียน tests/<ชื่อ>.txt ด้วยคำสั่งข้างบน
3. เพิ่มใน run_tests.bat
4. ทุกครั้งที่แก้ codegen หรือ opcode ให้รัน run_tests.bat

> แนะนำเพิ่ม: เทียบผลกับ PLCSIM / PLC จริงด้วย script เดียวกัน (golden test) และ CI (GitHub Actions + Lazarus) เพื่อรันอัตโนมัติ

แหล่งข้อมูลของหัวข้อนี้

- ไฟล์ทดสอบในโฟลเดอร์ examples
- README ของ PLC_S7-1200 (checklist หน้างาน)